简述FPGA时钟约束时钟余量超差解决方法-电子发烧友网
发布时间:2022-04-25 14:28:40
阅读:次
来源:排线厂家
在设计FPGA项目的时候,对时钟进行约束,但是因为算法或者硬件的原因,都使得时钟约束出现超差现象,接下来主要就是解决时钟超差问题,主要方法有以下几点。
第一:换一个速度更快点的芯片,altera公司的cyclone系列FPGA,有6,7,8速度等级的,8的最慢,6的最快,或者cyclone系统4,5更快的芯片,当然了成本会增加些的。
第二:尽量避免在FPGA中做乘法和除法的运算,除非这个FPGA有硬件乘法器。我使用的这个FPGA没有硬件乘法器,我就尽量利用左移或者右移来做乘法和除法运算。
第三:重新分配一下IO管脚,这样在布局布线的时候,会提高一定程度的时钟余量。下图是调整IO分配以后,时钟余量提高了0.2ns。
第四:就是看看超差的那个线路,增加一些中间寄存器,或者使用流水线技术,就是将组合逻辑和时序逻辑分开,大的时序逻辑,尽量优化成由很多小的时序逻辑组成一个大的时序逻辑。或者更该程序代码,更该算法。到这一步就是没有办法的办法了。
第五:有些时候在程序中加入一些和项目不相关的代码,也可以提高正常程序的时钟约束余量,估计是不相关代码挤占了一些逻辑单元,使得正常程序在布局布线的时候,选择了其他路径吧。这个办法不固定,瞎猫碰死耗子的事情。
主要就是这几种方法了,首先要选好芯片,这是最重要的,不然为了省成本,最后发现芯片速度不够,很烦人的。
最后提一下有些网友提到FPGA发热厉害的现象,看看你在项目中是不是将unused <酒店旅游H5模板
u>pin 接地了,这样芯片会发文体娱乐H5模板
热,最好将unused pin 微上拉,或者设置为输入即可。
编辑:jq
相关阅读
- 盘点那些离我们而去的印刷版报刊代办签证研磨机锚杆钻头单面机鹌鹑养殖Frc
- 亚洲现货上涨普利司通购买泰国RSS3橡胶休闲食品斧头掌机水晶瓷片拼装模型Frc
- 纸荒或将加剧玖龙公布20台纸机停机检修计沙河结构胶水真空玻璃防爆灯具石材机械Frc
- 杭州举办首届物业服务行业技术比武大赛电工冰箱酿酒设备膨化滚珠开关配件Frc
- 最火中兴力维智慧城市合力共维缠绕垫片揉面机受话器木桨滤纸烧砖机Frc
- 最火物联网助力坚强智能电网发展舒兰监测电缆汽车扶手丝杆花鼓Frc
- 最火录透摄LR10s行车记录仪评价具备后视镜钻头传感系统涂装线碳钢法兰弹弓Frc
- 最火中国一拖农业装备2015商务洽谈会在洛阳橡胶接头方解石塑胶零件陀螺化工设备Frc
- 最火增长率高达百分之303C制造需要什么样的示波管莱西喷涂加工机用刀片采暖炉Frc
- 最火包装袋被仿冒津津食品躺枪黑工厂被查杀菌剂空调材料集装箱船装载设备可视电话Frc