排线厂家
免费服务热线

Free service

hotline

010-00000000
排线厂家
热门搜索:
行业资讯
当前位置:首页 > 行业资讯

集成电路和信号完整性的设计

发布时间:2020-07-21 17:32:57 阅读: 来源:排线厂家

在您努力想要稳定板上的各种信号时,信号完整性问题会带来一些麻烦。IBIS 模型是解决这些问题的一种简单方法。您可以利用IBIS模型提取出一些重要的变量,用于进行信号完整性计算和寻找PCB设计的解决方案。您从IBIS模型提取的各种值是信号完整性设计计算不可或缺的组成部分。

当您在您的系统中处理传输线路匹配问题时,您需要了解集成电路和PCB线路的电阻抗和特性。图1显示了一条单端传输线路的结构图。

图1连接发射器、传输线路和接收器组件的单端传输线路

就传输线路而言,我们可以从IC IBIS模型提取IC的发射器输出阻抗 (ZT, Ω)和接收器输入阻抗(ZR, Ω)。许多时候,IC 厂商产品说明书中并没有说明这些集成电路 (IC) 规范,但是您可以通过IBIS模型获得所有这些值。

您可以用下面四个参数定义传输线路:特性阻抗(Z0, Ω)、板传播延迟(D, ps/in)、线路传播延迟(tD,秒)和线迹长度(LENGTH,英寸)。一般而言,FR-4 电路板的Z0范围为50Ω到75Ω,而D的范围为140 ps/in到180 ps/in。Z0和D 的实际值取决于实际传输线路的材料和物理尺寸(《参考文献1》)。特定电路板上的线路延迟(tD)等于传播延迟(D)乘以您所使用线迹的长度(LENGTH)。所有板的计算方法均为:

D = 1012? (CTR* LTR) or

D = 85 ps/in *? (er)

Z0= ?(LTR/CTR)

tD= D * LENGTH

使用FR-4板时,合理的带状线传播延迟为178 ps/英寸,特性阻抗为50Ω。

用于信号完整性评估的发射器规格为输出阻抗 (ZT)。确定输出阻抗时,IBIS 模型中的[Pin]区提供每个引脚的电阻、电感和电容寄生值。之后,您可以将封装电容与各个缓冲器的电容值(C_comp)放在一起,以便于更清楚地了解。

正如[Pin]关键字上面的[Component]、[Manufacturer] 和[Package]描述的那样,[Pin] 关键字与具体的封装有关。您会在[Pin]关键字表中找到封装电容和电感,因为它与引脚有关。例如,在s模型中(《参考文献2》),图2表明了在哪里可以找到引脚5E(PBGA,64 引脚封装)信号GPIO4的L_pin值和C_pin值。

图2包括C_pin值在内的ads1296zxg封装的封装列表

该信号和封装的L_pin(引脚电感)和C_pin(引脚电容)分别为1.489 Nh和0.28001 pF。

济南碧莲盛地址

南京碧莲盛

碧莲盛官网

相关阅读